Wykaz publikacji wybranego autora

Jarosław Baniewicz, dr inż.

adiunkt

Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej
WEAIiIB-kis, Katedra Informatyki Stosowanej

  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / informatyka techniczna i telekomunikacja

Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0002-3340-0428 połącz konto z ORCID

ResearcherID: brak

Scopus: 51763297800

PBN: 5e7094e9878c28a0473c6bde

OPI Nauka Polska

1

  • Alvis approach to modeling and verification of real-time systems running on single-processor environment / Marcin SZPYRKA, Jarosław BANIEWICZ, Andrei KARATKEVICH // IEEE Access [Dokument elektroniczny]. — Czasopismo elektroniczne ; ISSN 2169-3536. — 2022 vol. 10, s. 104178–104189. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 104188–104189, Abstr.. — Publikacja dostępna online od: 2022-09-26. — tekst: https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9903617

  • keywords: system verification, Alvis language, discrete time systems, formal languages, system analysis and design, single processor hardware

    Zobacz pełny wykaz publikacji Autora/Autorów: Marcin Szpyrka, Andrei Karatkevich

    cyfrowy identyfikator dokumentu: 10.1109/ACCESS.2022.3210191

2

  • Formal verification of real-time systems developed for single-processor platform with Alvis / Jarosław BANIEWICZ, Marcin SZPYRKA // W: MIXDES 2019 : Mixed Design of integrated circuits and systems : Rzeszów, Poland, June 27–29, 2019 : book of abstracts of 26\textsuperscript{th} international conference / ed. by Andrzej Napieralski. — Łódź : Department of Microelectronics and Computer Science. Lodz University of Technology, cop. 2019. — ISBN podany dla pełnego tekstu. — ISBN: 978-83-63578-15-2. — S. 129

  • brak zdefiniowanych słów kluczowych

    Zobacz pełny wykaz publikacji Autora/Autorów: Marcin Szpyrka

    cyfrowy identyfikator dokumentu: