Wykaz publikacji wybranego autora

Kazimierz Wiatr, prof. dr hab. inż.

profesor zwyczajny

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Instytut Elektroniki

  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / informatyka techniczna i telekomunikacja

    [dyscyplina 2] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne (25%)

  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / informatyka techniczna i telekomunikacja

    [dyscyplina 2] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika (25%)

[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika

Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0001-5959-0277 orcid iD

ResearcherID: brak

Scopus: 24451501800

PBN: 5e70922c878c28a047391223

OPI Nauka Polska

System Informacyjny AGH (SkOs)

1

  • AES hardware implementation in FPGA for algorithm acceleration purpose / Artur Gielata, Paweł RUSSEK, Kazimierz WIATR // W: ICSES'2008 : ICSES 2008 international conference on Signals and electronic systems : September 14–17, 2008, Kraków, Poland : conference proceedings / eds. Stanisław Kuta, Witold Machowski. — Kraków : Department of Electronics, AGH University of Science and Technology, cop. 2008. — ISBN: 978-83-88309-52-6. — S. 137–140. — Bibliogr. s. 140, Abstr.. — Toż W: ICSES 2008 international conference on Signals and electronic systems [Dokument elektroniczny] : Kraków, September 14–17, 2008. — Wersja do Windows. — Dane tekstowe / eds. Stanisław Kuta, Witold Machowski. — Kraków : Department of Electronics, AGH University of Science and Technology, cop. 2008. — 1 dysk optyczny. — ISBN 978-83-88309-52-6. — W bazie Web of Science ISBN: 978-83-88309-47-2

  • brak zdefiniowanych słów kluczowych

    Zobacz pełny wykaz publikacji Autora/Autorów: Paweł Russek

    cyfrowy identyfikator dokumentu:

2

  • Computation acceleration on SGI RASC: FPGA based reconfigurable computing hardware — Akceleracja obliczeń na platformę SGI RASC: module obliczeń za pomocą logiki rekonfigurowalnej / Ernest JAMRO, Marcin Janiszewski, Krzysztof Machaczek, Paweł RUSSEK, Kazimierz WIATR, Maciej WIELGOSZ // Computer Science ; ISSN 1508-2806. — 2008 vol. 9, s. 21–34. — Bibliogr. s. 33–34. — tekst: http://journals.bg.agh.edu.pl/COMPUTER/2008/cs2008-02.pdf

  • słowa kluczowe: sprzętowa akceleracja obliczeń, procesory dedykowane, FPGA, obliczenia wielkiej skali, SGI RASC

    keywords: custom computing, single purpose processors, FPGA, high performance computing, SGI RASC

    Zobacz pełny wykaz publikacji Autora/Autorów: Ernest Jamro, Paweł Russek, Maciej Wielgosz

    cyfrowy identyfikator dokumentu:

3

  • Cracow'07 Grid Workshop : October 15–17, 2007 Cracow, Poland : proceedings / eds. Marian BUBAK, Michał TURAŁA, Kazimierz WIATR. — Kraków : Academic Computer Centre CYFRONET AGH, 2008. — [13], 519 s.. — Bibliogr. przy rozdz.. — ISBN: 978-83-915141-9-1

  • brak zdefiniowanych słów kluczowych

    Zobacz pełny wykaz publikacji Autora/Autorów: Marian Bubak, Michał Turała

    cyfrowy identyfikator dokumentu:

4

  • Feasibility of achieving high calculation speeds on the RASC platform / Maciej WIELGOSZ, Ernest JAMRO, Kazimierz WIATR // W: ICSES'2008 : ICSES 2008 international conference on Signals and electronic systems : September 14–17, 2008, Kraków, Poland : conference proceedings / eds. Stanisław Kuta, Witold Machowski. — Kraków : Department of Electronics, AGH University of Science and Technology, cop. 2008. — ISBN: 978-83-88309-52-6. — S. 97–100. — Bibliogr. s. 100, Abstr.. — Toż W: ICSES 2008 international conference on Signals and electronic systems [Dokument elektroniczny] : Kraków, September 14–17, 2008. — Wersja do Windows. — Dane tekstowe / eds. Stanisław Kuta, Witold Machowski. — Kraków : Department of Electronics, AGH University of Science and Technology, cop. 2008. — 1 dysk optyczny. — ISBN 978-83-88309-52-6. — w bazie Web of Science ISBN: 978-83-88309-47-2

  • keywords: FPGA, High Performance Reconfigurable Computing, exponent function, elementary function

    Zobacz pełny wykaz publikacji Autora/Autorów: Ernest Jamro, Maciej Wielgosz

    cyfrowy identyfikator dokumentu:

5

  • Highly efficient structure of 64-bit exponential function implemented in FPGAs / Maciej WIELGOSZ, Ernest JAMRO, Kazimierz WIATR // W: Reconfigurable computing: architectures, tools and applications : 4th international workshop, ARC 2008, London, UK, March 26–28, 2008 : proceedings / eds. Roger Woods, Katherine Compton, Christos Bouganis, Pedro C. Diniz. — Berlin ; Heidelberg : Springer-Verlag, cop. 2008. — (Lecture Notes in Computer Science ; ISSN 0302-9743 ; LNCS 4943. Theoretical Computer Science and General Issues ; ISSN 2512-2010). — ISBN: 978-3-540-78609-2. — S. 274–279. — Bibliogr. s. 279, Abstr.

  • keywords: FPGA, High Performance Reconfigurable Computing, HPRC, exponent function, elementary function

    Zobacz pełny wykaz publikacji Autora/Autorów: Ernest Jamro, Maciej Wielgosz

    cyfrowy identyfikator dokumentu:

6

  • Implementation of the quantum chemistry calculation routines reconfigurable logic / Maciej WIELGOSZ, Paweł RUSSEK, Ernest JAMRO, Grzegorz MAZUR, Marcin MAKOWSKI, Kazimierz WIATR // W: CTTC V : Current trends in theoretical chemistry V : 6–10 July 2008, Kraków, Poland : book of abstracts / eds. A. Eilmes, J. Korchowiec ; Jagiellonian University. — Kraków : Fundacja Pro Chemia, 2008. — ISBN: 978-83-921060-5-0. — S. P4. — Bibliogr. s. P4

  • brak zdefiniowanych słów kluczowych

    Zobacz pełny wykaz publikacji Autora/Autorów: Ernest Jamro, Paweł Russek, Maciej Wielgosz, Grzegorz Mazur, Marcin Makowski

    cyfrowy identyfikator dokumentu: