doktorant
Faculty of Electrical Engineering, Automatics, Computer Science and Biomedical Engineering WEAIiIB-kis
ORCID: brak
ResearcherID: brak
Scopus: 57194564795
Discrete-time systems modeling and verification with Alvis language and tools / Marcin SZPYRKA, Michał WYPYCH, Jerzy BIERNACKI, Łukasz PODOLSKI // IEEE Access [Dokument elektroniczny]. — Czasopismo elektroniczne ; ISSN 2169-3536. — 2018 vol. 6, s. 78766–78779. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 78778–78779, Abstr.. — Publikacja dostępna online od: 2018-12-06. — tekst: https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8565865
keywords: system verification, concurrency control, discrete time systems, formal languages, system analysis and design
Zobacz pełny wykaz publikacji Autora/Autorów: Marcin Szpyrka, Michał Wypych, Jerzy Biernacki
cyfrowy identyfikator dokumentu: 10.1109/ACCESS.2018.2885249