Wykaz publikacji wybranego autora

Piotr Rzeszut, mgr inż.

asystent

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Instytut Elektroniki


  • 2019

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0001-9464-6205 orcid iD

ResearcherID: W-2113-2019

Scopus: 57191589804

PBN: 5e70941b878c28a0473b64c2

System Informacyjny AGH (SkOs)



Statystyka obejmuje publikacje afiliowane AGH od 2008 roku włącznie

typ publikacji
rocznikl. publ.książkifragm.referatyartykułypatentymapyred. czas.inne
ogółem111442
202311
2022211
2021211
202022
20193111
201811
język publikacji
rocznikrazempolskojęzyczneanglojęzycznepozostałe języki
ogółem1147
202311
202222
202122
202022
2019312
201811
kraj wydania
rocznikrazempubl. krajowepubl. zagraniczne
ogółem1174
202311
202222
2021211
202022
2019321
201811
Lista Filadelfijska
rocznikrazempubl. z LFpubl. pozostałe
ogółem1138
202311
2022211
2021211
202022
2019312
201811
punktacja MNiSW
rocznikrazempubl. z pkt. MNiSWpubl. pozostałe
ogółem1165
202311
2022211
2021211
2020211
2019321
201811
publikacje recenzowane
rocznikrazempubl. recenzowanepubl. nierecenzowane
ogółem1174
202311
2022211
202122
2020211
2019312
201811



1
  • Angular harmonic Hall voltage and magnetoresistance measurements of Pt/FeCoB and Pt-Ti/FeCoB bilayers for spin Hall conductivity determination
2
  • Multi-bit MRAM storage cells utilizing serially connected perpendicular magnetic tunnel junctions
3
  • Multi‑state MRAM cells for hardware neuromorphic computing
4
  • Neuromorphic computing architecture based on serially connected magnetic tunnel junctions
5
  • Oscilloscope based on small-size FPGA with VGA display
6
  • Serial and parallel Magnetic Tunnel Junction configuration for RF applications and neuromorphic computing
7
  • Serially connected perpendicular magnetic tunnel junctions for multi-bit STT-MRAM storage cells and neuromorphic computing
8
  • Spintronika w nowoczesnych urządzeniach elektronicznych
9
  • Sposób otrzymywania czynnej wielostanowej struktury pamięci i wielostanowa struktura pamięci
10
  • Sposób otrzymywania czynnej wielostanowej struktury pamięci i wielostanowa struktura pamięci
11
  • Systemy embedded w FPGA