Wykaz publikacji wybranego autora

Jacek Jasielski, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, *Katedra Elektroniki

Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: brak

ResearcherID: brak

Scopus: brak

OPI Nauka Polska

1
  • [referat, 2013]
  • TytułAn analog dual delay locked loop using coarse and fine programmable delay elements
    AutorzyJacek JASIELSKI, Stanisław KUTA, Witold MACHOWSKI, Wojciech Kołodziejski
    ŹródłoMIXDES 2013 : mixed design of integrated circuits and systems : Gdynia, June 20–22, 2013 : book of abstracts of the 20textsuperscript{th} international conference / ed. Andrzej Napieralski. — [Łódź : Łódź University of Technology. Department of Microelectronics and Computer Science], cop. 2013. — S. 57

  • keywords: DLL, delay line architectures, analog variable delay elements, duty cycle correction, current starved inverter, Schmitt trigger

    Zobacz pełny wykaz publikacji Autora/Autorów: Stanisław Kuta, Witold Machowski

    cyfrowy identyfikator dokumentu:

2
  • [artykuł w czasopiśmie, 2013]
  • TytułAnalog delay line elements with wide range controlled-delay
    AutorzyWojciech Kołodziejski, Stanisław KUTA, Jacek JASIELSKI
    ŹródłoElektronika : konstrukcje, technologie, zastosowania (Warszawa). — 2013 R. 54 nr 2, s. 26–32

  • brak zdefiniowanych słów kluczowych

    Zobacz pełny wykaz publikacji Autora/Autorów: Stanisław Kuta

    cyfrowy identyfikator dokumentu: