Wykaz publikacji wybranego autora

Jacek Jasielski, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, *Katedra Elektroniki


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: brak

ResearcherID: brak

Scopus: brak

OPI Nauka Polska




1
  • CMOS inverter based analog multipliers – new experimental results and improvement study
2
  • Current controlled delay line elements' improvement study
3
  • Experimental results for low voltage current conveyors based on CMOS inverters in 0.35um technology
4
  • Experimental results for low voltage current conveyors based on CMOS inverters in 0.35uM technology
5
  • Offset compensation for voltage- and current amplifiers with CMOS inverters