Wykaz publikacji wybranego autora

Jacek Jasielski, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, *Katedra Elektroniki

Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: brak

ResearcherID: brak

Scopus: brak

OPI Nauka Polska

1
  • Broadband quarter-square 4Q analog multiplier based on CMOS inverters
2
  • Fast low voltage analog four-quadrant multipliers based on CMOS inverters
3
  • Four-quadrant CMOS transconductance multiplier operating at low voltage and high-speed
4
  • Low voltage, high-speed four-quadrant CMOS transconductance multiplier
5
  • Quarter-square analog four-quadrant multiplier based on CMOS invertes and using low voltage high speed control circuits