Wykaz publikacji wybranego autora

Jacek Jasielski, dr inż.

adiunkt

Faculty of Computer Science, Electronics and Telecommunications
WIEiT-ke


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: brak

ResearcherID: brak

Scopus: brak

OPI Nauka Polska




1
  • A new ADC based on asynchronous operation
2
  • Four-quadrant analog multiplier based on CMOS inverters
3
  • Niskonapięciowy czteroćwiartkowy układ mnożący, zrealizowany w oparciu o inwertery CMOS