Wykaz publikacji wybranego autora

Maciej Czekaj, mgr inż.

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, *Katedra Elektroniki

Identyfikatory Autora
ORCID: brak ResearcherID: brak Scopus: brak

Identyfikatory Autora

ORCID: brak

ResearcherID: brak

Scopus: brak

Liczba pozycji spełniających powyższe kryteria selekcji: 2, z ogólnej liczby 2 publikacji Autora

wydruk:

sortowanie:

1

Estimating the memory consumption of a hardware IP defragmentation block
Estimating the memory consumption of a hardware IP defragmentation block / Maciej CZEKAJ, Ernest JAMRO, Kazimierz WIATR // Electronics [Dokument elektroniczny]. — Czasopismo elektroniczne ; ISSN 2079-9292. — 2021 vol. 10 iss. 16 art. no. 2015, s. 1-19. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 18-19, Abstr.. — Publikacja dostępna online od: 2021-08-20. — K. Wiatr - dod. afiliacja: Academic Computer Centre CYFRONET of the University of Science and Technology, Krakow, Poland. — tekst: https://www.mdpi.com/2079-9292/10/16/2015/pdf

2

Flow caching effectiveness in packet forwarding applications
Flow caching effectiveness in packet forwarding applications / Maciej CZEKAJ, Ernest JAMRO // Computer Science ; ISSN 1508-2806. — 2019 vol. 20 no. 2, s. 144–162. — Bibliogr. s. 159–162, Abstr.. — W bazie Web of Science zakres stron: 145–163. — tekst: https://journals.agh.edu.pl/csci/article/view/3185/2202