Architecture of successive approximation time-to-digital converter with single set of delay lines / Dariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Dominik RZEPKA, Wojciech ANDRYSIEWICZ, Marek MIŚKOWICZ // W: 20\textsuperscript{th} IMEKO TC-4 ; 18\textsuperscript{th} IMEKO TC-4 [Dokument elektroniczny] : international symposium „Research on electrical and electronic measurement for the economic upturn” ; international workshop on ADC and DAC modelling and testing : Benevento, Italy, September 15–17, 2014 : proceedings. — Wersja do Windows. — Dane tekstowe. — [Italy : s. n.], cop. 2014. — Dysk Flash. — e-ISBN: 978-92-990073-2-7. — S. 341–346. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 345–346, Abstr.

Optimized design of successive approximation time-to-digital converter with single set of delay lines / Dariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Dominik RZEPKA, Wojciech ANDRYSIEWICZ, Marek MIŚKOWICZ // W: EBCCSP 2016 [Dokument elektroniczny] : [second] international conference on Event-Based Control, Communication and Signal Processing : 13–15 June 2016, Krakow, Poland. — Wersja do Windows. — Dane tekstowe. — [Piscataway] : Institute of Electrical and Electronics Engineers, cop. 2016. — Dysk Flash. — W bazie Web of Science ISBN: 978-1-5090-4196-1. — e-ISBN: 978-1-5090-4195-4. — S. [1–8]. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. [8], Abstr.. — Dostęp również online: {http://wbg2.bg.agh.edu.pl/stamp/stamp.jsp?arnumber=7605284}