Wykaz publikacji wybranego autora

Jakub Szyduczyński, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Instytut Elektroniki


  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne


  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0001-8513-7687 orcid iD

ResearcherID: DYC-2267-2022

Scopus: 55980585400

PBN: 5e7092ae878c28a04739a9df

System Informacyjny AGH (SkOs)





Liczba pozycji spełniających powyższe kryteria selekcji: 29, z ogólnej liczby 29 publikacji Autora


1
  • [artykuł w czasopiśmie, 2023]
  • TytułA new successive time balancing time-to-digital conversion method
    AutorzyKonrad JURASZ, Dariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Witold MACHOWSKI
    ŹródłoSensors [Dokument elektroniczny]. — Czasopismo elektroniczne. — 2023 vol. 23 iss. 24 art. no. 9712, s. 1–17. — tekst: https://www.mdpi.com/1424-8220/23/24/9712/pdf?version=1702037667
2
  • [artykuł w czasopiśmie, 2019]
  • TytułA successive approximation time-to-digital converter with single set of delay lines for time interval measurements
    AutorzyJakub SZYDUCZYŃSKI, Dariusz KOŚCIELNIK, Marek MIŚKOWICZ
    ŹródłoSensors [Dokument elektroniczny]. — Czasopismo elektroniczne. — 2019 vol. 19 iss. 5 art. no. 1109, s. 1–27. — tekst: https://www.mdpi.com/1424-8220/19/5/1109/pdf
3
  • [referat, 2016]
  • TytułAnalysis of conversion time in asynchronous successive charge redistribution ADC with varying rate of charge transfer
    AutorzyDariusz KOŚCIELNIK, Marek MIŚKOWICZ, Jakub SZYDUCZYŃSKI, Mirosław Pawlak
    ŹródłoICSEE 2016 [Dokument elektroniczny] : International Conference on the Science of Electrical Engineering : 16-18 November 2016, [Eilat, Israel]. — [Israel] : IEEE, cop. 2016. — S. [1–5]
4
  • [referat, 2015]
  • TytułAnalytical approach to multiple memoryless backoff contention analysis
    AutorzyMarek MIŚKOWICZ, Jakub SZYDUCZYŃSKI, Dariusz KOŚCIELNIK
    ŹródłoWFCS 2015 [Dokument elektroniczny] : 2015 IEEE World conference on Factory Communication Systems : communication in automata : May 27–29, 2015, Palma de Mallorca, Spain. — [Piscataway] : Institute of Electrical and Electronics Engineers, cop. 2015. — S. 1–4
5
  • [referat, 2014]
  • TytułArchitecture of successive approximation time-to-digital converter with single set of delay lines
    AutorzyDariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Dominik RZEPKA, Wojciech ANDRYSIEWICZ, Marek MIŚKOWICZ
    Źródło20textsuperscript{th} IMEKO TC-4 ; 18textsuperscript{th} IMEKO TC-4 [Dokument elektroniczny] : international symposium „Research on electrical and electronic measurement for the economic upturn” ; international workshop on ADC and DAC modelling and testing : Benevento, Italy, September 15–17, 2014 : proceedings. — [Italy : s. n.], cop. 2014. — S. 341–346
6
  • [referat, 2014]
  • TytułAsynchroniczny, bezzegarowy przetwornik TDC
    AutorzyDariusz KOŚCIELNIK, Marek MIŚKOWICZ, Jakub SZYDUCZYŃSKI
    ŹródłoPPM'14 : Podstawowe Problemy Metrologii : [X konferencja] : Kościelisko, 15–18 czerwca 2014 / Polska Akademia Nauk. Oddział w Katowicach. — Katowice : Komisja Metrologii Oddziału PAN, 2014. — S. 176–179
7
  • [referat, 2018]
  • TytułBehavioral modelling and optimization of a cyclic feedback-based successive approximation TDC with dynamic delay equalization
    AutorzyJ. SZYDUCZYŃSKI, V. Nguyen, F. Schembari, R. B. Staszewski, D. KOŚCIELNIK, M. MIŚKOWICZ
    ŹródłoEBCCSP'2018 [Dokument elektroniczny] : 4th international conference on Event-Based Control Communication and Signal Processing : June 27–29, 2018, Perpignan, France. — [France : s. n.], [2018]. — S. [1–9]
8
  • [referat, 2019]
  • TytułBehavioral modelling and optimization of a cyclic feedback-based successive approximation TDC with dynamic delay equalization
    AutorzyJ. SZYDUCZYŃSKI, V. Nguyen, F. Schembari, R. B. Staszewski, D. KOŚCIELNIK, M. MIŚKOWICZ
    ŹródłoEBCCSP 2019 [Dokument elektroniczny] : 5th international conference on Event-Based Control, Communication and Signal Processing : May 27–29, 2019, Vienna, Austria : proceedings. — [Piscataway] : Institute of Electrical and Electronics Engineers, cop. 2019. — S. [1–9]
9
  • [referat, 2014]
  • TytułBezzegarowy przetwornik TDC o skróconym czasie konwersji
    AutorzyDariusz KOŚCIELNIK, Marek MIŚKOWICZ, Jakub SZYDUCZYŃSKI, Dominik RZEPKA
    ŹródłoPPM'14 : Podstawowe Problemy Metrologii : [X konferencja] : Kościelisko, 15–18 czerwca 2014 / Polska Akademia Nauk. Oddział w Katowicach. — Katowice : Komisja Metrologii Oddziału PAN, 2014. — S. 171–175
10
  • [referat, 2014]
  • TytułDwukanałowy przetwornik interwału czasu do współpracy z asynchronicznym koderem sigma-delta
    AutorzyDariusz KOŚCIELNIK, Marek MIŚKOWICZ, Jakub SZYDUCZYŃSKI, Dominik RZEPKA
    ŹródłoPPM'14 : Podstawowe Problemy Metrologii : [X konferencja] : Kościelisko, 15–18 czerwca 2014 / Polska Akademia Nauk. Oddział w Katowicach. — Katowice : Komisja Metrologii Oddziału PAN, 2014. — S. 180–184
11
  • [referat, 2017]
  • TytułDynamic equalization of logic delays in feedback-based successive approximation TDCs
    AutorzyJakub SZYDUCZYŃSKI, Dariusz KOŚCIELNIK, Marek MIŚKOWICZ
    ŹródłoEBCCSP 2017 [Dokument elektroniczny] : 3textsuperscript{th} international conference on Event-Based Control, Communication and Signal Processing : May 24–26 2017, Funchal, Madeira, Portugal : proceedings. — [USA] : IEEE, cop. 2017. — S. [1–6]
12
  • [referat, 2014]
  • TytułEvent-driven charge redistribution analog-to-digital converter with simultaneous sampling and conversion
    AutorzyDariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Marek MIŚKOWICZ
    Źródło2014 IEEE [Dokument elektroniczny] : 28textsuperscript{th} Convention of Electrical and Electronics Engineers in Israel : December 3–5, 2014, Eilat / IEEE. — Piscataway NJ : IEEE, cop. 2014. — S. 1–5
13
  • [zgłoszenie patentowe, 2023]
  • TytułMethod for recognizing order of signals
    InventorAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie ; wynalazca: KOŚCIELNIK Dariusz, SZYDUCZYŃSKI Jakub, MIŚKOWICZ Marek, JURASZ Konrad
    Details
14
  • [referat, 2016]
  • TytułOptimized design of successive approximation time-to-digital converter with single set of delay lines
    AutorzyDariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Dominik RZEPKA, Wojciech ANDRYSIEWICZ, Marek MIŚKOWICZ
    ŹródłoEBCCSP 2016 [Dokument elektroniczny] : [second] international conference on Event-Based Control, Communication and Signal Processing : 13–15 June 2016, Krakow, Poland. — [Piscataway] : Institute of Electrical and Electronics Engineers, cop. 2016. — S. [1–8]
15
  • [referat, 2013]
  • TytułOptimizing time-to-digital converter architecture for successive approximation time measurements
    AutorzyDariusz KOŚCIELNIK, Marek MIŚKOWICZ, Jakub SZYDUCZYŃSKI, Dominik RZEPKA
    ŹródłoNoMe – TDC 2013 [Dokument elektroniczny] : 2013 IEEE Nordic mediterranean workshop on Time to Digital Converters : Perugia, Italy, October 3, 2013 : proceedings / IEEE. — [Italy] : IEEE, cop. 2013. — S. 55–62
16
  • [referat, 2018]
  • TytułRecovery of signals encoded by Sample-and-Hold Asynchronous Sigma-Delta Modulation
    AutorzyDominik RZEPKA, Dariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Mirosław PAWLAK, Marek MIŚKOWICZ
    ŹródłoICSEE 2018 [Dokument elektroniczny] : International Conference on the Science of Electrical Engineering : 12-14 December 2018, Eilat, Israel. — [Piscataway] : IEEE, cop. 2018. — S. [1–5]
17
18
  • [zgłoszenie patentowe, 2017]
  • TytułSposób i układ do wyznaczania wartości opóźnienia przejmowania przez stację kontroli nad kanałem transmisyjnym
    InventorAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie ; wynalazca: KOŚCIELNIK Dariusz, MIŚKOWICZ Marek, SZYDUCZYŃSKI Jakub, Dyrcz Jakub, Kądzielawa Karolina, Kocot Marcin, Wacławik Bartłomiej, Ziębowicz Tomasz
    DetailsInt.Cl.: H04L 12/02textsuperscript{(2006.01)}. — Polska. — Opis zgłoszeniowy wynalazku ; PL 414712 A1 ; Opubl. 2017-05-22. — Zgłosz. nr P.414712 z dn. 2015-11-08 // Biuletyn Urzędu Patentowego ; 2017  nr 11, s. 45. — tekst: http://patenty.bg.agh.edu.pl/pelneteksty/PL414712A1.pdf
19
  • [patent, wzór użytkowy, przemysłowy, 2018]
  • TytułSposób i układ do wyznaczania wartości opóźnienia przejmowania przez stację kontroli nad kanałem transmisyjnym
    InventorAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie ; wynalazca: Dariusz KOŚCIELNIK, Marek MIŚKOWICZ, Jakub SZYDUCZYŃSKI, Jakub Dyrcz, Karolina Kądzielawa, Marcin Kocot, Bartłomiej Wacławik, Tomasz Ziębowicz
    DetailsInt.Cl.: H04L 12/02textsuperscript{(2006.01)}. — Polska. — Opis patentowy ; PL 228899 B1 ; Udziel. 2017-12-07 ; Opubl. 2018-05-30. — Zgłosz. nr P.414712 z dn. 2015-11-08. — tekst: http://patenty.bg.agh.edu.pl/pelneteksty/PL228899B1.pdf
20
  • [zgłoszenie patentowe, 2023]
  • TytułSposób rozpoznawania kolejności sygnałów
    InventorAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie ; wynalazca: Dariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Marek MIŚKOWICZ, Konrad JURASZ
    Details
21
  • [patent, wzór użytkowy, przemysłowy, 2024]
  • TytułSposób rozpoznawania kolejności sygnałów
    InventorAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie ; wynalazca: Dariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Marek MIŚKOWICZ, Konrad JURASZ
    DetailsInt.Cl.: G04F 10/00textsuperscript{(2006.01)}. — Polska. — Opis patentowy ; PL 244483 B1 ; Udziel. 2023-11-13 ; Opubl. 2024-01-29. — Zgłosz. nr P.440944 z dn. 2022-04-14. — tekst: http://patenty.bg.agh.edu.pl/pelneteksty/PL244483B1.pdf
22
  • [referat, 2020]
  • TytułSuccessive approximation time-to-digital converters
    AutorzyJakub SZYDUCZYŃSKI, Dariusz KOŚCIELNIK, Konrad JURASZ, Marek MIŚKOWICZ
    ŹródłoEBCCSP 2020 [Dokument elektroniczny] : 6th international conference on Event-Based Control, Communication and Signal Processing : September 23-25, 2020, [Cracow] : proceedings. — [Piscataway] : Institute of Electrical and Electronics Engineers, cop. 2020. — S. 1–7
23
  • [zgłoszenie patentowe, 2023]
  • TytułSystem for recognizing order of signals
    InventorAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie ; wynalazca: KOŚCIELNIK Dariusz, SZYDUCZYŃSKI Jakub, MIŚKOWICZ Marek, JURASZ Konrad
    Details
24
  • [artykuł w czasopiśmie, 2021]
  • TytułSystematization and comparison of the binary successive approximation variants
    AutorzyKonrad JURASZ, Dariusz KOŚCIELNIK, Jakub SZYDUCZYŃSKI, Marek MIŚKOWICZ
    ŹródłoSensors [Dokument elektroniczny]. — Czasopismo elektroniczne. — 2021 vol. 21 iss. 24 art. no. 8267, s. 1–13. — tekst: https://www.mdpi.com/1424-8220/21/24/8267/pdf
25