Wykaz publikacji wybranego autora

Jakub Szyduczyński, mgr inż.

asystent

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Katedra Elektroniki

[dyscyplina wiodąca] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0001-8513-7687

ResearcherID: brak

Scopus: 55980585400

PBN: 3934299

System Informacyjny AGH (SkOs)




Opisy publikacji wcześniejszych zobacz: bpp.agh.edu.pl/old.


Liczba pozycji spełniających powyższe kryteria selekcji: 18, z ogólnej liczby 18 publikacji Autora


1
  • Analysis of conversion time in asynchronous successive charge redistribution ADC with varying rate of charge transfer
2
  • Analytical approach to multiple memoryless backoff contention analysis
3
  • Architecture of successive approximation time-to-digital converter with single set of delay lines
4
  • Asynchroniczny, bezzegarowy przetwornik TDC
5
  • A successive approximation time-to-digital converter with single set of delay lines for time interval measurements
6
  • Behavioral modelling and optimization of a cyclic feedback-based successive approximation TDC with dynamic delay equalization
7
  • Bezzegarowy przetwornik TDC o skróconym czasie konwersji
8
  • Dwukanałowy przetwornik interwału czasu do współpracy z asynchronicznym koderem sigma-delta
9
  • Dynamic equalization of logic delays in feedback-based successive approximation TDCs
10
  • Event-driven charge redistribution analog-to-digital converter with simultaneous sampling and conversion
11
  • Optimized design of successive approximation time-to-digital converter with single set of delay lines
12
  • Optimizing time-to-digital converter architecture for successive approximation time measurements
13
  • Recovery of signals encoded by Sample-and-Hold Asynchronous Sigma-Delta Modulation
14
  • Sample-and-hold asynchronous sigma-delta time encoding machine
15
  • Sposób i układ do wyznaczania wartości opóźnienia przejmowania przez stację kontroli nad kanałem transmisyjnym
16
  • Sposób i układ do wyznaczania wartości opóźnienia przejmowania przez stację kontroli nad kanałem transmisyjnym
17
  • Upper bounds on unsuccessful transmission rate in persistent and non-persistent CSMA protocols
18
  • Voltage-to-digital converter with event-driven charge redistribution