Wykaz publikacji wybranego autora

Rafał Kłeczek, dr inż.

adiunkt

Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej
WEAIiIB-kmie, Katedra Metrologii i Elektroniki

[dyscyplina wiodąca] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0002-5840-8557

ResearcherID: T-3431-2017

Scopus: 36519032700

PBN: 1572748

OPI Nauka Polska

System Informacyjny AGH (SkOs)




Opisy publikacji wcześniejszych zobacz: bpp.agh.edu.pl/old.


Liczba pozycji spełniających powyższe kryteria selekcji: 65, z ogólnej liczby 65 publikacji Autora


1
  • 10-bitowy przetwornik A/C dla potrzeb wielokanałowych systemów pomiarowych wykorzystywanych w neurobiologii
2
  • Analog front-end design of the STS/MUCH-XYTER2 — full size prototype ASIC for the CBM experiment
3
  • Area efficient front-end readout electronics for pixel detector based on inverter amplifier
4
  • A 10-bit 3MS/s low-power charge redistribution ADC in 180nm CMOS for neural application
5
  • A bidirectional 64-channel neurochip for recording and stimulation neural network activity
6
  • A first-level event selector for the CBM experiment at FAIR
7
  • A flexible, low-noise charge-sensitive amplifier for particle tracking application
8
  • Challenges in QCD matter physics - the scientific programme of the Compressed Baryonic Matter experiment at FAIR
9
10
  • Charge sensitive amplifier for nanoseconds pulse processing time in CMOS 40 nm technology
11
  • Comparative analysis of the readout front-end electronics implemented in deep submicron technologies
12
  • Design and measurements of low power multichannel chip for recording and stimulation of neural activity
13
  • Design of fast signal processing readout front-end electronics implemented in CMOS 40 nm technology
14
  • Design of the integrated dual stage charge sensitive amplifier
15
  • Design of the reset and calibration circuits in a dual stage charge sensitive processing chain based on Time-over-Threshold technique for tracking applications
16
  • Digitally assisted low noise and fast signal processing charge sensitive amplifier for single photon counting systems
17
18
  • Dual stage charge-sensitive amplifier with constant-current feedback for time-over-threshold processing dedicated for silicon strip detectors
19
  • Dual stage time-over-threshold processing chain for silicon detectors with large capacitance
20
  • Fast parallel tracking algorithm for the muon detector of the CBM experiment at FAIR
21
  • Front-end readout electronics considerations for Silicon Tracking System and Muon Chamber
22
  • FSDR16-fast and low noise multichannel ASIC with 5th order complex shaping amplifier
23
  • FSDR16 a low noise, fast silicon strip detector readout IC with a 5th order complex shaping amplifier in 180 nm CMOS
24
  • High-speed readout solution for single-photon counting ASICs
25