Wykaz publikacji wybranego autora

Robert Stala, prof. dr hab. inż.

profesor zwyczajny

Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej
WEAIiIB-keaspe, Katedra Energoelektroniki i Automatyki Systemów Przetwarzania Energii


  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne


  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektrotechnika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0002-7432-0539 orcid iD

ResearcherID: B-7317-2018

Scopus: 56479024000

PBN: 5e70922c878c28a0473911f0

OPI Nauka Polska

System Informacyjny AGH (SkOs)




1
  • Application of balancing circuit for DC-link voltages balance in a single-phase diode-clamped inverter with two three-level legs / Robert STALA // IEEE Transactions on Industrial Electronics ; ISSN 0278-0046. — 2011 vol. 58 no. 9, s. 4185–4195. — Bibliogr. s. 4194–4195, Abstr.. — tekst: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=5639076

  • keywords: diode clamped inverter, DC-link voltage balance, multi-level systems, natural balancing, neutral-point clamped inverter, neutral-point clamped (NPC)

    cyfrowy identyfikator dokumentu: 10.1109/TIE.2010.2093477

2
  • Hardware-in-the-Loop FPGA-based simulations of switch-mode converters for research and educational purposesSymulacje czasu rzeczywistego przekształtników impulsowych, zrealizowane w układach FPGA, dla celów badawczych i edukacyjnych / Adam PENCZEK, Robert STALA, Łukasz STAWIARSKI, Miłosz SZAREK // Przegląd Elektrotechniczny = Electrical Review / Stowarzyszenie Elektryków Polskich ; ISSN 0033-2097. — 2011 R. 87 nr 11, s. 194–200. — Bibliogr. s. 199–200, Abstr., Streszcz.

  • słowa kluczowe: FPGA, symulacje, czas rzeczywisty, przekształtnik DC-DC typu boost

    keywords: FPGA, DC-DC boost converter, real time model, hardware in loop simulation

    cyfrowy identyfikator dokumentu: