Wykaz publikacji wybranego autora

Dariusz Kościelnik, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Katedra Elektroniki

[dyscyplina wiodąca] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0001-7338-4760

ResearcherID: brak

Scopus: 14422354600

PBN: 909709

OPI Nauka Polska

System Informacyjny AGH (SkOs)





Liczba pozycji spełniających powyższe kryteria selekcji: 209, z ogólnej liczby 213 publikacji Autora


1
  • A clockless time-to-digital converter
2
  • A new ADC based on asynchronous operation
3
  • A new method of charge-to-digital conversion
4
  • A programmable controller for combustion engines used in race cars
5
  • A successive approximation time-to-digital converter with single set of delay lines for time interval measurements
6
  • Adaptacyjna korekcja mapy paliwa i mapy zapłonu silnika wyczynowego
7
  • Algorithms of real-time correction of the fuel map and the ignition map of a race combustion engine with spark ignition
8
  • Algorytm korygowania w czasie rzeczywistym mapy paliwa i mapy zapłonu wyczynowego silnika spalinowego z zapłonem iskrowym
9
  • Analiza możliwości zintegrowania sieci miejscowej z wybranym systemem bazowym
10
  • Analiza standardu IEEE 802.11e pod względem wymagań aplikacji czasu rzeczywistego
11
  • Analysis of conversion time in asynchronous successive charge redistribution ADC with varying rate of charge transfer
12
  • Analysis of conversion time of time-to-digital converters with charge redistribution
13
  • Analysis of the quality of service of isochronous data streams in IEEE 802.11e WLAN
14
  • Analytical approach to multiple memoryless backoff contention analysis
15
  • Animowane prezentacje zasad działania protokołów sieciowych
16
  • Architecture of successive approximation time-to-digital converter with single set of delay lines
17
  • Asynchroniczne przetwarzanie analogowo-cyfrowe typu Sigma-Delta
18
  • Asynchroniczny, bezzegarowy przetwornik TDC
19
  • Asynchronous Sigma-Delta analog-to digital converter based on the charge pump integrator
20
  • Asynchronous Sigma-Delta modulator based on the charge pump integrator
21
  • Badania symulacyjne wydajności sieci WPAN standardu IEEE 802.15.4
22
23
  • Behavioral modelling and optimization of a cyclic feedback-based successive approximation TDC with dynamic delay equalization
24
  • Behavioral modelling and optimization of a cyclic feedback-based successive approximation TDC with dynamic delay equalization
25
  • Bezzegarowy przetwornik TDC o skróconym czasie konwersji