Wykaz publikacji wybranego autora

Jacek Jasielski, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, *Katedra Elektroniki


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: brak

ResearcherID: brak

Scopus: brak

OPI Nauka Polska



Statystyka obejmuje publikacje afiliowane AGH od 2008 roku włącznie

typ publikacji
rocznikl. publ.książkifragm.referatyartykułypatentymapyred. czas.inne
ogółem4022279
2014211
2013211
20125131
201111
2010532
2009211
2008431
2007211
200633
200511
2004541
2003211
200211
2000321
199922
język publikacji
rocznikrazempolskojęzyczneanglojęzycznepozostałe języki
ogółem40832
201422
201322
201255
201111
201055
2009211
200844
2007211
2006312
200511
2004523
2003211
200211
2000321
199922
kraj wydania
rocznikrazempubl. krajowepubl. zagraniczne
ogółem40364
2014211
201322
201255
201111
201055
200922
2008431
200722
200633
200511
2004541
200322
200211
2000321
199922
Lista Filadelfijska
rocznikrazempubl. z LFpubl. pozostałe
ogółem40238
2014211
201322
201255
201111
201055
200922
2008413
200722
200633
200511
200455
200322
200211
200033
199922
punktacja MNiSW
rocznikrazempubl. z pkt. MNiSWpubl. pozostałe
ogółem401228
201422
2013211
2012532
201111
2010532
2009211
2008413
2007211
200633
200511
200455
200322
200211
200033
199922
publikacje recenzowane
rocznikrazempubl. recenzowanepubl. nierecenzowane
ogółem401921
201422
201322
2012523
201111
2010532
2009211
200844
2007211
2006312
200511
2004523
2003211
200211
200033
199922



1
  • 2.5V 14 MHz CMOS current mode 6-th order elliptic lowpass filter
2
  • 2.5V 14 MHz CMOS current mode 6-th order elliptic lowpass filter
3
  • A new ADC based on asynchronous operation
4
  • An analog dual delay locked loop using coarse and fine programmable delay elements
5
  • Analog delay line elements with wide range controlled-delay
6
  • Broadband quarter-square 4Q analog multiplier based on CMOS inverters
7
  • CMOS current mode filters with arbitrary characteristics employing multiple loop feedback architectures
8
  • CMOS inverter based analog multipliers – new experimental results and improvement study
9
  • Current controlled delay line elements' improvement study
10
  • Double edge class BD hybrid DPWM implementation using linearized LBDD algorithm
11
  • Elektronika
12
  • Elementy i układy elektroniczne
13
  • Elementy i układy elektroniczne
14
  • Experimental results for low voltage current conveyors based on CMOS inverters in 0.35um technology
15
  • Experimental results for low voltage current conveyors based on CMOS inverters in 0.35uM technology
16
  • Fast low voltage analog four-quadrant multipliers based on CMOS inverters
17
  • Four-quadrant analog multiplier based on CMOS inverters
18
  • Four-quadrant analog multiplier based on CMOS inverters
19
  • Four-quadrant CMOS transconductance multiplier operating at low voltage and high-speed
20
21
  • Low voltage analog multipliers based on CMOS inverters
22
  • Low voltage charge-pump-based Sigma-Delta modulator using CMOS inverters as building blocks
23
  • Low voltage charge-pump-based VCO circuits using CMOS inverters as building blocks
24
  • Low voltage CMOS voltage-controlled multivibrator and resonant VCO circuits
25
  • Low voltage current feedback amplifier based on CMOS inverters suitable for deep submicron technology