Wykaz publikacji wybranego autora

Jacek Jasielski, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, *Katedra Elektroniki


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: brak

ResearcherID: brak

Scopus: brak

OPI Nauka Polska




1
  • An analog dual delay locked loop using coarse and fine programmable delay elements / Jacek JASIELSKI, Stanisław KUTA, Witold MACHOWSKI, Wojciech Kołodziejski // W: MIXDES 2013 : mixed design of integrated circuits and systems : Gdynia, June 20–22, 2013 : book of abstracts of the 20\textsuperscript{th} international conference / ed. Andrzej Napieralski. — [Łódź : Łódź University of Technology. Department of Microelectronics and Computer Science], cop. 2013. — Opis wg okł.. — ISBN: 978-836357801-5. — S. 57. — Abstr.. — Pełny tekst W: Mixdes 2013 [Dokument elektroniczny] : Mixed Design of Integrated Circuits and Systems : proceedings of the 20\textsuperscript{th} international conference : Gdynia, Poland, 20–22 June 2013 / ed. Andrzej Napieralski. — Wersja do Windows. — Dane tekstowe. — [Łódź : University of Technology. Department of Microelectronics and Computer Science], cop. 2013. — 1 dysk optyczny. — S. 185–190. — Wymagania systemowe: Adobe Acrobat Reader ; napęd CD-ROM. Tytuł przejęto ze s. tyt. — Bibliogr. s. 190, Abstr. — ISBN 978-83-63578-00-8

  • keywords: DLL, delay line architectures, analog variable delay elements, duty cycle correction, current starved inverter, Schmitt trigger

    cyfrowy identyfikator dokumentu:

2
  • Analog delay line elements with wide range controlled-delayAnalogowe elementy linii opóźniającej o regulowanym w szerokim zakresie opóźnieniu / Wojciech Kołodziejski, Stanisław KUTA, Jacek JASIELSKI // Elektronika : konstrukcje, technologie, zastosowania (Warszawa) ; ISSN 0033-2089. — Tytuł poprz.: Przegląd Elektroniki. — 2013 R. 54 nr 2, s. 26–32. — Bibliogr. s. 32, Streszcz., Summ.

  • brak zdefiniowanych słów kluczowych

    cyfrowy identyfikator dokumentu: