Wykaz publikacji wybranego autora

Ireneusz Brzozowski, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Instytut Elektroniki


  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne


  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0002-1593-4047 orcid iD

ResearcherID: B-7954-2019

Scopus: 55946203800

PBN: 5e70922b878c28a0473910eb

OPI Nauka Polska

System Informacyjny AGH (SkOs)




1
  • An analysis of parallel prefix adders regarding the design of low-power data oriented adders / Ireneusz BRZOZOWSKI // W: ICSES 2018 [Dokument elektroniczny] : 2018 International Conference on Signals and Electronic Systems : September 10–12, 2018, Kraków, Poland : proceedings / eds. Witold Machowski, Jacek Stępień. — Wersja do Windows. — Dane tekstowe. — [Piscataway] : IEEE, cop. 2018. — e-ISBN: 978-1-5386-6768-2. — S. 7–12. — Wymagania systemowe: Adobe Reader. — Bibliogr. s. 12, Abstr.. — tekst: https://ieeexplore-1ieee-1org-1000047pt0061.wbg2.bg.agh.edu.pl/stamp/stamp.jsp?tp=&arnumber=8507292

    orcid iD
  • keywords: CMOS technology, layout design, low power adder, parallel prefix adder, circuit activity, power dissipation assessment

    cyfrowy identyfikator dokumentu: 10.1109/ICSES.2018.8507292

2