Wykaz publikacji wybranego autora

Marek Gorgoń, prof. dr hab. inż.

profesor zwyczajny

Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej
WEAIiIB-kair, Katedra Automatyki i Robotyki

  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne

  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika

[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika

Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0003-1746-1279 orcid iD

ResearcherID: K-6564-2012

Scopus: 57224730357

PBN: 5e70922b878c28a047391130

OPI Nauka Polska

System Informacyjny AGH (SkOs)

1

  • Handel-C design enhancement for FPGA-based DV decoder / Sławomir CICHOŃ, Marek GORGOŃ, Mirosław Pac // W: Reconfigurable computing: architectures and applications : second international workshop, ARC 2006, Delft, The Netherlands, March 1–3, 2006 : revised selected papers / eds. Koen Bertels, João M. P. Cardoso, Stamatis Vassiliadis. — Berlin ; Heildelberg : Springer-Verlag, cop. 2006. — (Lecture Notes in Computer Science ; ISSN 0302-9743 ; LNCS 3985). — ISBN: 978-3-540-36708-6 ; ISBN10: 3-540-36708-X. — S. 128–133. — Bibliogr. s. 133, Abstr.. — Toż. W: ARC2006 [Dokument elektroniczny] : international workshop on Applied Reconfigurable Computing : Delft, The Netherlands, March 1–3, 2006 : preliminary proceedings. — Wersja do Windows. — Dane tekstowe. — Berlin ; Heildelberg : Springer-Verlag, cop. 2006. — 1 dysk optyczny. — S. [1–6]. — Wymagania systemowe: Adobe Acrobat Reader ; napęd CD-ROM. — Tyt. przejęto z ekranu tytułowego. — Bibliogr. s. [6], Abstr.

  • keywords: video decompression, high level languages, parallel algorithm, Field Programmable Gate Array

    Zobacz pełny wykaz publikacji Autora/Autorów: Sławomir Cichoń

    cyfrowy identyfikator dokumentu:

2

  • Modelowanie i realizacja algorytmów wideodetekcji na platformie FPGA — Modelling and implementation of videodetecting algorithms on the FPGA platform / Marek GORGOŃ, Piotr PAWLIK, Mirosław JABŁOŃSKI, Jaromir PRZYBYŁO // Automatyka : półrocznik Akademii Górniczo-Hutniczej im. Stanisława Staszica w Krakowie ; ISSN 1429-3447. — 2006 t. 10 z. 3, s. 355–364. — Bibliogr. s. 364, Streszcz., Summ.. — tekst: https://goo.gl/YYWBq8

  • słowa kluczowe: układy reprogramowalne, przetwarzanie obrazu, wideodetektory, wykrywanie ruchu, architektury rekonfigurowalne, języki wysokiego poziomu

    keywords: image processing, reprogrammable devices, high level languages, video detectors, motion detection, reconfigurable architectures

    Zobacz pełny wykaz publikacji Autora/Autorów: Mirosław Jabłoński, Piotr Pawlik, Jaromir Przybyło

    cyfrowy identyfikator dokumentu:

3

  • Neural network implementation in reprogrammable FPGA devices – an example for MLP / Marek GORGOŃ, Mateusz Wrzesiński // W: Artificial Intelligence and Soft Computing – ICAISC 2006 : 8th International Conference : Zakopane, Poland, June 25–29, 2006 : proceedings / eds. Leszek Rutkowski [et al.]. — Berlin : Springer-Verlag, 2006. — (Lecture Notes in Computer Science ; ISSN 0302-9743. Lecture Notes in Artificial Intelligence ; 4029). — ISBN: 978-3-540-35748-3 ; ISBN10: 3-540-35748-3 ; e-ISBN: 978-3-540-35750-6. — S. 19–28. — Bibliogr. s. 28, Abstr.

  • brak zdefiniowanych słów kluczowych

    cyfrowy identyfikator dokumentu:

4

  • Przetwarzanie obrazów w komputerach rekonfigurowalnych – przegląd rozwiązań — [Image processing on reconfigurable computers – overview sulution] / Marek GORGOŃ // W: Techniki przetwarzania obrazu : V sympozjum naukowe : Serock, [16–18 listopada 2006] : materiały konferencyjne : referaty i komunikaty / Politechnika Warszawska. Instytut Mikroelektroniki Optoelektroniki. Zakład Przetwarzania Obrazu. — Warszawa : Oficyna Wydawnicza PW, [2006] + CD-ROM. — Opis częśc. wg okł.. — S. 118–127. — Bibliogr. s. 124–127. — Streszczenie W: TPO 2006 : Techniki Przetwarzania Obrazu : V sympozjum naukowe : 16–18 listopada 2006 Serock : informacje i streszczenia prezentowanych prac / Politechnika Warszawska. Instytut Mikroelektroniki i Optoelektroniki. Zakład Przetwarzania Obrazu, Fundacja Wspierania i Rozwoju Radiokomunikacji i Technik Multimedialnych. — [Warszawa : Oficyna Wydawnicza PW, 2006]. — S. 25–27

  • brak zdefiniowanych słów kluczowych

    cyfrowy identyfikator dokumentu:

5

  • Real-time implementation of motion detection algorithm based on PixelStreams / Mirosław JABŁOŃSKI, Jaromir PRZYBYŁO, Marek GORGOŃ // W: PDeS 2006 : proceedings of IFAC workshop on Programmable Devices and embedded Systems : international conference : Brno, February 14\textsuperscript{th}–16\textsuperscript{th}, 2006 / eds. Zdenek Bradac [et al.] ; IFAC. — Czech Republic : IFAC, 2006. — S. 186–190. — Bibliogr. s. 190, Abstr.

  • brak zdefiniowanych słów kluczowych

    Zobacz pełny wykaz publikacji Autora/Autorów: Mirosław Jabłoński, Jaromir Przybyło

    cyfrowy identyfikator dokumentu:

6

  • Środowisko programowo-sprzętowe do akwizycji, przetwarzania i wizualizacji złożonych sygnałów w oparciu o układy FPGA nowej generacji — Hardware-software environment for acquisition, processing and visualization of complex signals based on the modern FPGA devices / Marek GORGOŃ // Automatyka : półrocznik Akademii Górniczo-Hutniczej im. Stanisława Staszica w Krakowie ; ISSN 1429-3447. — 2006 t. 10 z. 3, s. 107–116. — Bibliogr. s. 116, Streszcz., Summ.. — tekst: https://goo.gl/ta9VyG

  • słowa kluczowe: układy reprogramowalne, przetwarzanie obrazu, architektury rekonfigurowalne

    keywords: image processing, reprogrammable devices, reconfigurable architectures

    cyfrowy identyfikator dokumentu: